

OPA168x

SoundPlus 36V 单电源 10MHz 轨到轨输出运算放大器


1 特性

- THD+N, 50mW, 32Ω, 1kHz, -109dB
- 宽电源范围:
 - 4.5V 至 36V, ±2.25V 至 ±18V
- 低偏移电压: ±0.25mV
- 低偏移漂移: ±0.5μV/°C
- 增益带宽: 10MHz
- 低输入偏置电流: ±10pA
- 低静态电流: 每个放大器 1.6mA
- 低噪声: 8nV/√Hz
- 已过滤电磁干扰 (EMI) 和射频干扰 (RFI) 的输入
- 输入范围包括负电源
- 输入范围运行至正电源
- 轨到轨输出
- 高共模抑制: 120dB
- 行业标准封装:
 - SOIC-8 和 SOIC-14
- 微型封装:
 - 双路版本采用 WSON-8 封装, 四路版本采用 VQFN-16 封装

2 应用

- 耳机驱动器
- 模拟和数字混音器
- 音效处理器
- 变频器放大器
- 乐器
- A/V接收器
- DVD和 蓝光(Blu-Ray)TM播放器
- 车载音频系统

耳机放大器电路配置



3 说明

OPA1688 和 OPA1689 属于 SoundPlusTM36V、单电源、低噪声运算放大器系列，该系列放大器能够在 +4.5V (±2.25V) 至 +36V (±18V) 的电源范围内运行。这些最新补充的高压音频运算放大器与 OPA16xx 器件搭配，为用户提供了广泛的带宽、噪声和功率选择，可以满足各种应用的需要。OPA168x 采用微型封装，并且偏移、漂移和静态电流均较低。这些器件还具有高带宽、快速转换率和高输出电流驱动能力。双路和四路版本具有相同的技术规格，可最大程度地提高设计灵活性。

大多数运算放大器仅有一个指定的电源电压，OPA168x 系列则有所不同，其可在 4.5V 至 36V 的电压范围内额定运行。超过电源轨的输入信号不会导致反相。输入可在负电源轨以下 100mV 以及正电源轨 2V 之内正常运行。请注意这些器件可在正电源轨之上 100mV 的满轨到轨输入上运行，但是在正电源轨 2V 之内运行时性能会受到影响。

OPA168x 系列运算放大器的额定运行温度范围为 -40°C 至 85°C。


器件信息⁽¹⁾

器件型号	封装	封装尺寸 (标称值)
OPA1688	SOIC (8)	4.90mm x 3.91mm
	WSON (8)	3.00mm x 3.00mm
OPA1689 ⁽²⁾	SOIC (14)	8.65mm x 3.91mm
	VQFN (16)	3.50mm x 3.50mm

(1) 如需了解所有可用封装，请见数据表末尾的可订购产品附录。

(2) 产品预览器件。

出色的总谐波失真 (THD) 性能
(f = 1kHz, BW = 80kHz, VS = ±5V)



目录

1	特性	1	9.2 功能方框图	18
2	应用	1	9.3 特性说明	19
3	说明	1	9.4 器件功能模式	20
4	修订历史记录	2	10 应用和实施	23
5	器件比较表	3	10.1 应用信息	23
6	器件系列比较表	3	10.2 典型应用	23
7	引脚配置和功能描述	3	11 电源相关建议	27
8	技术规格	5	12 布局布线	27
8.1	绝对最大额定值	5	12.1 布局布线指南	27
8.2	ESD 额定值	5	12.2 布局示例	28
8.3	建议的工作条件	5	13 器件和文档支持	29
8.4	热性能信息: OPA1688	6	13.1 器件支持	29
8.5	热性能信息: OPA1689	6	13.2 文档支持	29
8.6	电气特性	7	13.3 相关链接	29
8.7	典型特征: 图片列表	9	13.4 社区资源	29
8.8	典型特性	10	13.5 商标	30
9	详细说明	18	13.6 静电放电警告	30
9.1	概要	18	13.7 术语表	30
			14 机械、封装和可订购信息	30

4 修订历史记录

日期	修订版本	注释
2015 年 9 月	*	最初发布。

器件(1)	封装
OPA1688 (双通道)	SOIC-8、WSON-8
OPA1689 (四通道)	SOIC-14、VQFN-16


(1) OPA1688 SOIC-8 和 WSON-8 封装均为量产数据。OPA1689 SOIC-14 和 VQFN-16 封装均为产品预览。

6 器件系列比较表


器件	静态电流 (I_Q)	增益带宽产品 (GBP)	电压噪声密度 (e_n)
OPA168x	1650 μ A	10MHz	8nV/ $\sqrt{\text{Hz}}$
OPA165x	2000 μ A	18MHz	4.5nV/ $\sqrt{\text{Hz}}$
OPA166x	1500 μ A	22MHz	3.3nV/ $\sqrt{\text{Hz}}$

7 引脚配置和功能描述


D 封装 : OPA1688
SOIC-8
顶视图




DRG 封装 : OPA1688
WSON-8
顶视图



D 封装 : OPA1689
SOIC-14
顶视图



RVA 封装 : OPA1689
VQFN-16
顶视图



引脚功能 : OPA1688

名称	引脚		I/O	说明		
	OPA1688					
	D (SOIC)	DRG (WSON)				
+IN A	3	1	I	同相输入，通道 A		
+IN B	5	4	I	同相输入，通道 B		
-IN A	2	8	I	反相输入，通道 A		
-IN B	6	5	I	反相输入，通道 B		
OUT A	1	7	O	输出，通道 A		
OUT B	7	6	O	输出，通道 B		
V+	8	2	—	正电源(最高)		
V-	4	3	—	负电源(最低)		

引脚功能 : OPA1689

名称	引脚		I/O	说明		
	OPA1689					
	D	RVA				
+IN A	3	1	I	同相输入，通道 A		
+IN B	5	4	I	同相输入，通道 B		
+IN C	10	9	I	同相输入，通道 C		
+IN D	12	12	I	同相输入，通道 D		
-IN A	2	16	I	反相输入，通道 A		
-IN B	6	5	I	反相输入，通道 B		
-IN C	9	8	I	反相输入，通道 C		
-IN D	13	13	I	反相输入，通道 D		
OUT A	1	15	O	输出，通道 A		
OUT B	7	6	O	输出，通道 B		
OUT C	8	7	O	输出，通道 C		
OUT D	14	14	O	输出，通道 D		
V+	4	2	—	正电源(最高)		
V-	11	11	—	负电源(最低)		
NC	—	3, 10	—	无连接		

8 技术规格

8.1 绝对最大额定值

在自然通风温度范围内测得 (除非另有说明) ⁽¹⁾

			最小值	最大值	单位
电源电压, V_S			± 20 (40 , 单电源)		V
信号输入引脚	电压 ⁽²⁾	共模	$(V-) - 0.5$	$(V+) + 0.5$	V
		差分 ⁽³⁾	± 0.5		V
	电流	± 10		mA	
输出短路 ⁽⁴⁾			连续		
温度	温度范围	-55		150	°C
	结温	150		150	°C
	储存, T_{stg}	-65	150	150	°C

- (1) 超出绝对最大额定值下列出的应力值可能会对器件造成永久损坏。这些仅为在应力额定值下的工作情况，对于额定值下的器件的功能性操作以及在超出推荐的操作条件下的任何其它操作，在此并未说明。在绝对最大额定值条件下长时间运行会影响器件可靠性。
- (2) 对于超出电压额定值的瞬态条件，其电流应限制在 10mA 或更低。
- (3) 更多相关信息，请参见 [电气过载](#) 部分。
- (4) 短路至接地，每封装一个放大器。

8.2 ESD 额定值

			值	单位
$V_{(ESD)}$	静电放电	人体放电模式 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 ⁽¹⁾ 充电器件模式 (CDM)，符合 JEDEC 规范 JESD22-C101 ⁽²⁾	± 4000 ± 1000	V

- (1) JEDEC 文档 JEP155 规定：500V HBM 能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 规定：250V CDM 能够在标准 ESD 控制流程下安全生产。

8.3 建议的工作条件

在自然通风条件下的工作温度范围内 (除非另有说明)

	最小值	标称值	最大值	单位
电源电压 ($V_+ - V_-$)	$4.5 (\pm 2.25)$	$36 (\pm 18)$		V
额定温度范围	-40	85		°C

8.4 热性能信息 : OPA1688

热指标 ⁽¹⁾	OPA1688		单位
	D (SOIC)	DRG (WSON)	
	8 引脚	8 引脚	
R _{θJA} 结至环境热阻	116.1	63.2	°C/W
R _{θJC(top)} 结至外壳 (顶部) 热阻	69.8	63.5	°C/W
R _{θJB} 结至电路板热阻	56.6	36.5	°C/W
Ψ _{JT} 管结至顶部的特征参数	22.5	1.4	°C/W
Ψ _{JB} 管结至电路板的特征参数	56.1	36.6	°C/W
R _{θJC(bot)} 结至外壳 (底部) 热阻	不可用	6.3	°C/W

(1) 有关传统和新热指标的更多信息，请参见《半导体和 IC 封装热指标》应用报告，[SPRA953](#)。

8.5 热性能信息 : OPA1689

热指标 ⁽¹⁾	OPA1689		单位
	D (SOIC)	RVA (VQFN)	
	14 引脚	16 引脚	
R _{θJA} 结至环境热阻	82.7	TBD	°C/W
R _{θJC(top)} 结至外壳 (顶部) 热阻	42.3	TBD	°C/W
R _{θJB} 结至电路板热阻	37.3	TBD	°C/W
Ψ _{JT} 管结至顶部的特征参数	8.9	TBD	°C/W
Ψ _{JB} 管结至电路板的特征参数	37	TBD	°C/W
R _{θJC(bot)} 结至外壳 (底部) 热阻	不可用	TBD	°C/W

(1) 有关传统和新热指标的更多信息，请参见《半导体和 IC 封装热指标》应用报告，[SPRA953](#)。

8.6 电气特性

当 $T_A = 25^\circ\text{C}$ 时, $V_S = \pm 2.25\text{V}$ 至 $\pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$ 与 $V_S / 2$ 相连, 除非另外注明。

参数	测试条件	最小值	典型值	最大值	单位
音频性能					
THD+N 总谐波失真 + 噪声	$G = 1$, $f = 1\text{kHz}$, $V_O = 3.5\text{V}_{RMS}$, $R_L = 2\text{k}\Omega$	0.00005%			
		-126			dB
	$G = 1$, $f = 1\text{kHz}$, $V_O = 3.5\text{V}_{RMS}$, $R_L = 600\Omega$	0.000051%			
		-126			dB
	$G = 1$, $f = 1\text{kHz}$, $P_O = 10\text{mW}$, $R_L = 128\Omega$	0.000153%			
		-116			dB
频率响应	$G = 1$, $f = 1\text{kHz}$, $P_O = 10\text{mW}$, $R_L = 32\Omega$	0.000357%			
		-109			dB
GBP 增益带宽积	$G = 1$, $f = 1\text{kHz}$, $P_O = 10\text{mW}$, $R_L = 16\Omega$	0.000616%			
		-104			dB
SR 压摆率	$G = 1$		10		MHz
全功率带宽 ⁽¹⁾	$V_O = 1\text{V}_{PP}$		8		$\text{V}/\mu\text{s}$
过载恢复时间	$V_{IN} \times \text{增益} > V_S$		1.3		MHz
通道分离 (双通道)	$f = 1\text{kHz}$		200		ns
t_S 稳定时间	到 0.1%, $V_S = \pm 18\text{V}$, $G = 1$, 10V 步长		-120		dB
			3		μs
噪声					
E_n 输入电压噪声	$f = 0.1\text{Hz}$ 至 10Hz		2.5		μV_{PP}
e_n 输入电压噪声密度 ⁽²⁾	$f = 100\text{Hz}$		14		
	$f = 1\text{kHz}$		8		$\text{nV}/\sqrt{\text{Hz}}$
i_n 输入电流噪声密度	$f = 1\text{kHz}$		1.8		$\text{fA}/\sqrt{\text{Hz}}$
失调电压					
V_{OS} 输入失调电压	$T_A = 25^\circ\text{C}$		± 0.25	± 1.5	
	$T_A = -40^\circ\text{C}$ 至 85°C			± 1.6	mV
dV_{OS}/dT V_{OS} 过热 ⁽²⁾	$T_A = -40^\circ\text{C}$ 至 85°C		± 0.5	± 2	$\mu\text{V}/^\circ\text{C}$
PSRR 电源抑制比	$T_A = -40^\circ\text{C}$ 至 85°C		± 1	± 2.5	$\mu\text{V}/\text{V}$
	通道分离, 直流		0.1		$\mu\text{V}/\text{V}$
输入偏置电流					
I_B 输入偏置电流	$T_A = 25^\circ\text{C}$		± 10	± 20	pA
	$T_A = -40^\circ\text{C}$ 至 85°C			± 1.5	nA
I_{OS} 输入失调电流	$T_A = 25^\circ\text{C}$		± 3	± 7	pA
	$T_A = -40^\circ\text{C}$ 至 85°C			± 250	pA
输入电压范围					
V_{CM} 共模电压范围 ⁽³⁾		$(V-) - 0.1\text{V}$	$(V+) - 2\text{V}$		V
CMRR 共模抑制比	$V_S = \pm 2.25\text{V}$, $(V-) - 0.1\text{V} < V_{CM} < (V+) - 2\text{V}$, $T_A = -40^\circ\text{C}$ 至 85°C	90	104		
	$V_S = \pm 18\text{V}$, $(V-) - 0.1\text{V} < V_{CM} < (V+) - 2\text{V}$, $T_A = -40^\circ\text{C}$ 至 85°C	104	120		dB
输入阻抗					
差分			100 7		$\text{M}\Omega \text{pF}$
共模			6 1.5		$10^{12}\Omega \text{pF}$

(1) 全功率带宽 = $SR / (2\pi \times V_P)$, 其中 SR = 转换率。

(2) 根据设计和特性确定。

(3) 共模电压范围可扩展至正电源轨电压, 但性能将有所下降。

电气特性 (continued)

当 $T_A = 25^\circ\text{C}$ 时, $V_S = \pm 2.25\text{V}$ 至 $\pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$ 与 $V_S / 2$ 相连, 除非另外注明。

参数	测试条件	最小值	典型值	最大值	单位
开环增益					
A_{OL}	(V_-) + 0.35V < V_O < (V_+) - 0.35V, $R_L = 10\text{k}\Omega$, $T_A = -40^\circ\text{C}$ 至 85°C	108	130		dB
	(V_-) + 0.5V < V_O < (V_+) - 0.5V, $R_L = 2\text{k}\Omega$, $T_A = -40^\circ\text{C}$ 至 85°C		118		
输出					
V_O	$I_L = \pm 1\text{mA}$	$(V_-) + 0.1\text{V}$		$(V_+) - 0.1\text{V}$	mV
	$V_S = 36\text{V}$, $R_L = 10\text{k}\Omega$	70		90	
	$V_S = 36\text{V}$, $R_L = 2\text{k}\Omega$	330		400	
Z_O	开环输出阻抗	f=1MHz, $I_O = 0\text{A}$		60	Ω
I_{SC}	短路电流			± 75	mA
C_{LOAD}	容性负载驱动	请参见 典型特点			pF
电源					
V_S	额定电压范围	4.5		36	V
I_Q	$I_O = 0\text{A}$	1.6		1.8	mA
	$I_O = 0\text{A}$, $T_A = -40^\circ\text{C}$ 至 85°C			2	
温度范围					
额定温度范围		-40		85	$^\circ\text{C}$
工作温度范围		-55		125	$^\circ\text{C}$


8.7 典型特征：图片列表

Table 1. 典型特征列表


说明	图表
偏移电压产品分布	Figure 1
偏移电压漂移分布	Figure 2
偏移电压与温度间的关系 ($V_S = \pm 18V$)	Figure 3
偏移电压与共模电压间的关系 ($V_S = \pm 18V$)	Figure 4
偏移电压与共模电压间的关系 (前级)	Figure 5
偏移电压与电源间的关系	Figure 6
输入偏置电流与共模电压间的关系	Figure 7
输入偏置电流与温度的关系	Figure 8
输出电压摆幅与输出电流间的关系 (最大电源)	Figure 9
CMRR 和 PSRR 与频率间的关系 (与输入相关)	Figure 10
CMRR 与温度间的关系	Figure 11
PSRR 与温度间的关系	Figure 12
0.1Hz 至 10Hz 噪声	Figure 13
输入电压噪声频谱密度与频率间的关系	Figure 14
THD+N 比与频率间的关系	Figure 15
THD+N 与输出摆幅间的关系	Figure 16
THD+N 与频率间的关系	Figure 17
THD+N 与幅值间的关系	Figure 18
静态电流与温度间的关系	Figure 19
静态电流与电源电压间的关系	Figure 20
开环增益和相位与频率间的关系	Figure 21
闭环增益与频率间的关系	Figure 22
开环增益与温度间的关系	Figure 23
开环输出阻抗与频率间的关系	Figure 24
小信号过冲与容性负载间的关系 (输出步长为 100mV)	Figure 25 , Figure 26
正过载恢复	Figure 27 , Figure 28
负过载恢复	Figure 29 , Figure 30
小信号阶跃响应 ($10mV$, $G = -1$)	Figure 31
小信号阶跃响应 ($10mV$, $G = 1$)	Figure 32
小信号阶跃响应 ($100mV$, $G = -1$)	Figure 33
小信号阶跃响应 ($100mV$, $G = 1$)	Figure 34
大信号阶跃响应 ($10V$, $G = -1$)	Figure 35
大信号阶跃响应 ($10V$, $G = 1$)	Figure 36
大信号稳定时间 ($10V$ 正阶跃)	Figure 37
大信号稳定时间 ($10V$ 负阶跃)	Figure 38
无相位反转	Figure 39
短路电流与温度间的关系	Figure 40
最大输出电压与频率间的关系	Figure 41
EMIRR 与频率间的关系	Figure 42
通道分离与频率间的关系	Figure 43

8.8 典型特性

$V_S = \pm 18V$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10k\Omega$ 与 $V_S / 2$ 相连, $C_L = 100pF$, 除非另外注明。




根据 5185 个放大器得出的分布图




根据 47 个放大器得出的分布图,
温度 = -40°C 至 125°C

Figure 1. 偏移电压产品分布




图中所示为 5 个典型单元, $V_S = \pm 18V$

Figure 3. 偏移电压与温度间的关系
($V_S = \pm 18V$)




图中所示为 5 个典型单元, $V_S = \pm 18V$

Figure 4. 偏移电压与共模电压间的关系
($V_S = \pm 18V$)



图中所示为 5 个典型单元, $V_S = \pm 18V$

Figure 5. 偏移电压与共模电压间的关系
(前级)



图中所示为 5 个典型单元, $V_S = \pm 2.25V$ 至 $\pm 18V$

Figure 6. 偏移电压与电源间的关系

典型特性 (continued)

$V_S = \pm 18V$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10k\Omega$ 与 $V_S / 2$ 相连, $C_L = 100pF$, 除非另外注明。




Figure 7. 输入偏置电流与共模电压间的关系




Figure 8. 输入偏置电流与温度的关系




Figure 9. 输出电压摆幅与输出电流间的关系 (最大电源)




Figure 10. CMRR 和 PSRR 与频率间的关系
(与输入相关)




Figure 11. CMRR 与温度间的关系




Figure 12. PSRR 与温度间的关系

典型特性 (continued)

$V_S = \pm 18V$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10k\Omega$ 与 $V_S / 2$ 相连, $C_L = 100pF$, 除非另外注明。




Figure 13. 0.1Hz 至 10Hz 噪声




Figure 14. 输入电压噪声频谱密度与频率间的关系




Figure 15. THD+N 比与频率间的关系




Figure 16. THD+N 与输出幅值间的关系




Figure 17. THD+N 与频率间的关系





Figure 18. THD+N 与幅值间的关系

典型特性 (continued)

$V_S = \pm 18V$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10k\Omega$ 与 $V_S / 2$ 相连, $C_L = 100pF$, 除非另外注明。



典型特性 (continued)

$V_S = \pm 18V$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10k\Omega$ 与 $V_S / 2$ 相连, $C_L = 100pF$, 除非另外注明。




Figure 25. 小信号过冲与容性负载间的关系
(100mV 输出步长)




Figure 26. 小信号过冲与容性负载间的关系
(100mV 输出步长)




Figure 27. 正过载恢复




Figure 28. 正过载恢复(放大后)




Figure 29. 负过载恢复





Figure 30. 负过载恢复(放大后)


典型特性 (continued)

$V_S = \pm 18V$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10k\Omega$ 与 $V_S / 2$ 相连, $C_L = 100pF$, 除非另外注明。




$R_L = 1k\Omega$, $C_L = 10pF$

Figure 31. 小信号阶跃响应 (10mV , G = -1)




$C_L = 10pF$

Figure 32. 小信号阶跃响应 (10mV , G = 1)



$R_L = 1k\Omega$, $C_L = 10pF$

Figure 33. 小信号阶跃响应 (100mV , G = -1)




$C_L = 10pF$

Figure 34. 小信号阶跃响应 (100mV , G = 1)



$R_L = 1k\Omega$, $C_L = 10pF$

Figure 35. 大信号阶跃响应 (10V , G = -1)









$C_L = 10pF$

Figure 36. 大信号阶跃响应 (10V , G = 1)

典型特性 (continued)

$V_S = \pm 18V$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10k\Omega$ 与 $V_S / 2$ 相连, $C_L = 100pF$, 除非另外注明。



典型特性 (continued)

$V_S = \pm 18V$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10k\Omega$ 与 $V_S / 2$ 相连, $C_L = 100pF$, 除非另外注明。




Figure 43. 通道分离与频率间的关系


9 详细说明

9.1 概要

OPA168x 系列运算放大器可提供优异的总体性能，非常适合于多种通用应用。仅为 $1.5\mu\text{V}/^\circ\text{C}$ (最大值) 的出色偏移漂移可在整个温度范围内提供极佳稳定性。此外，该器件整体性能优异，具有高 CMRR、PSRR、 A_{OL} 及出色的 THD。

[功能方框图](#)部分所示为 OPA168x 设计简图。该设计拓扑结构是一款经过高度优化、带有有源前馈增益级的三级放大器。


9.2 功能方框图



9.3 特性说明

9.3.1 EMI 抑制

OPA168x 通过集成电磁干扰 (EMI) 滤波降低无线通信设备、混合使用模拟信号链和数字组件的高密度电路板等干扰源产生的 EMI 效应。通过电路设计技术可提升 EMI 抗扰度；OPA168x 受益于这些设计改进措施。德州仪器 (TI) 已具备在 10MHz 至 6GHz 扩展宽频范围内精确测量放大器抗扰度并进行量化的能力。[Figure 44](#) 给出了针对 OPA168x 进行该测试的结果。[Table 2](#) 给出了 OPA168x 在实际应用的常用特定频率下的 EMIRR IN+ 值。[Table 2](#) 列出的应用可在下图给出的特定频率或其近似频率下运行。有关详细信息也可参见应用报告 [SBOA128《运算放大器的 EMI 抑制比》](#)。如需下载该文档，请访问 www.ti.com。



$P_{RF} = -10\text{dBm}$, $V_{SUPPLY} = \pm 18\text{V}$, $V_{CM} = 0\text{V}$

Figure 44. EMIRR 测试

Table 2. OPAX168x 在目标频率下的 EMIRR IN+

频率	应用或分配	EMIRR IN+
400MHz	移动无线通信、移动通信卫星、太空运行、气象、雷达及超高频 (UHF) 应用	47.6dB
900MHz	全球移动通信系统 (GSM) 应用、无线电通信、导航、GPS (最高可达 1.6GHz) 、GSM、航空移动通信及 UHF 应用	58.5dB
1.8GHz	GSM 应用、个人移动通信、宽带、卫星和 L 波段 (1GHz 至 2GHz)	68dB
2.4GHz	802.11b、802.11g、802.11n、Bluetooth®、个人移动通信、工业、科学和医疗 (ISM) 无线频段、业余无线电通信和卫星及 S 波段 (2GHz 至 4GHz)	69.2dB
3.6GHz	无线电定位、航空通信和导航、卫星、移动通信及 S 波段	82.9dB
5.0GHz	802.11a、802.11n、航空通信和导航、移动通信、宇宙和卫星运行及 C 波段 (4GHz 至 8GHz)	114dB

9.3.2 相位反转保护

OPA168x 系列器件具有内部反相保护功能。当输入经驱动超出线性共模范围时，许多运算放大器发生相位反转。这是输入经驱动超出额定共模电压范围后的常见现象，会导致输出反向进入相对的电源轨。OPA168x 的输入采用过大的共模电压来防止相位反转。相反，相应电源轨能够限制输出电压。Figure 45 中显示了这个性能。




Figure 45. 无相位反转

9.3.3 电容负载和稳定性

OPA168x 的动态特性针对常用工作条件进行了优化。低闭环增益和高电容负载相结合，减少放大器的相位裕度并可能导致增益达到峰值或发生振荡。因此，高容性负载必须与输出隔离。最简单的隔离方法是在输出端新增一个阻值较低的串联电阻（例如 $R_{OUT} = 50\Omega$ ）。Figure 46 和 Figure 47 所示为小信号过冲与容性负载在不同 R_{OUT} 下的关系图；有关分析技术和应用电路的详细信息，请参见应用公告 SBOA015 (AB-028)《反馈曲线图定义运算放大器交流性能》。如需下载该文档，请访问 www.ti.com。




Figure 46. 小信号过冲与容性负载间的关系 (100mV 输出步长)




Figure 47. 小信号过冲与容性负载间的关系 (100mV 输出步长)

9.4 器件功能模式

9.4.1 共模电压范围

为了实现正常运行，OPA168x 系列器件的输入共模电压范围的下限可扩展至低于负电源轨电压 100mV，上限可扩展至正电源轨电压 $\pm 2V$ 。

该器件可在高于正电源轨电压 100mV 的满轨到轨输入电压下运行，但在正电源轨电压 $\pm 2V$ 下运行时，性能会有所下降。Table 3 总结了该范围内的典型性能。

器件功能模式 (continued)

Table 3. 典型性能范围 ($V_S = \pm 18V$)

参数	最小值	典型值	最大值	单位
输入共模电压	$(V+)-2$	$(V+)+0.1$	V	
偏移电压		5	mV	
偏移电压与温度间的关系 ($T_A = -40^\circ C$ 至 $85^\circ C$)		10	$\mu V/C$	
共模抑制		70	dB	
开环增益		60	dB	
增益带宽积 (GBP)		4	MHz	
电压转换速率		4	V/ μ s	
f = 1kHz 时的噪声		22	nV/ \sqrt{Hz}	

9.4.2 电气过载

设计人员经常会问到关于运算放大器承受电气过载能力的问题。这些问题侧重于器件输入，同时也会涉及电源引脚甚至输出引脚。这些不同引脚功能的每一个功能具有由独特的半导体制造工艺和连接到引脚的特定电路确定的电气过载限值。此外，这些电路有内置的内部静电放电 (ESD) 保护来在产品组装之前和组装过程中保护此电路不受意外的 ESD 事件的影响。

充分了解 ESD 基本电路及其与电气过载事件的关联性会有所帮助。Figure 48 所示为 OPA168x 器件中的 ESD 电路 (虚线区域)。ESD 保护电路涉及多个电流驱动二极管。这些二极管从输入和输出引脚方向连接回内部供电线路，并且均连接到运算放大器的内部吸收器件。该保护电路在电路正常工作时处于未激活状态。




Figure 48. 与典型电路应用相关的等效内部 ESD 电路

ESD 事件可产生短时高电压脉冲，随后在通过半导体器件放电时转换为短时高电流脉冲。ESD 保护电路可围绕运算放大器核心提供电流路径，防止对核心造成损坏。保护电路吸收的能量将以热量形式耗散。

当 ESD 电压作用于两个或多个放大器引脚时，电流将流经一个或多个驱动二极管。根据电流所选路径，吸收器件可能激活。吸收器件具有触发或阈值电压。该电压介于 OPA168x 的正常工作电压和器件击穿电压之间。超出该阈值后，吸收器件会迅速激活并将电源轨两端电压稳定在安全水平。

当运算放大器接入某个电路（Figure 48）时，ESD 保护组件将保持未激活状态并且不会介入应用电路的运行。然而，如果施加的电压超出某个特定引脚的工作电压范围，可能会引起一些问题。如果出现这种情况，部分内部 ESD 保护电路可能处于导通状态并传导电流。此类电流将流经驱动二极管路径，但很少涉及吸收器件。

Figure 48 给出了一个具体示例，其中输入电压 V_{IN} 高于正电源电压 ($+V_S$) 500mV 甚至更多。电路中将发生的具体情况取决于电源特性。如果 $+V_S$ 能够吸收电流，那么上面的一个输入钳位二极管就会导通，并将电流传导至 $+V_S$ 。越来越高的 V_{IN} 会带来过高的电流。因此，数据表规范建议将应用的输入电流限制为 10mA。

如果电源无法吸收电流， V_{IN} 就会将电流拉至运算放大器，然后将其用作正电源。这种情况比较危险，因为该电压可能会超出运算放大器的绝对最大额定值。

另一个常见问题是，如果在电源 $+V_S$ 或 $-V_S$ 为 0V 时向输入引脚施加输入信号，放大器如何响应。同样，相关结果取决于电源在 0V 或低于输入信号幅值时的特性。如果电源呈现高阻抗状态，输入源通过电流驱动二极管提供运算放大器电流。但该状态并非正常偏置条件，放大器极有可能无法正常工作。如果电源表现为低阻态，则通过钳位二极管的电流将变得非常大。电流水平取决于输入源的供电能力以及输入路径中的所有电阻。

如果不確定电源对该电流的吸收能力，可在电源引脚外接齐纳二极管；请参见 Figure 48。选择齐纳电压可确保二极管不会在正常运行过程中导通。但齐纳二极管的电压必须足够低，以便齐纳二极管在电源引脚电压超过安全工作电压时导通。

OPA168x 的输入引脚通过背靠背二极管获得保护，避免因差分电压过大而受损；请参见 Figure 48。在多数电路应用中，输入保护电路并不产生实际影响。但在低增益或 $G = 1$ 的电路中，快速斜升的输入信号会导致这些二极管发生正向偏置。原因是放大器输出对于这种输入斜升变化的响应速度较慢。如果输入信号的变化速度足以实现上述正向偏置，则输入信号电流应限制在 10mA 或更低。如果未对输入信号电流进行限定，可使用输入串联电阻限制输入信号电流。该输入串联电阻会降低 OPA168x 的低噪声性能。Figure 48 所示为使用限流反馈电阻的配置示例。

9.4.3 过载恢复

过载恢复是运算放大器输出从饱和状态恢复为线性状态所需的时间。当输出电压因输入电压或增益较大而超出额定工作电压时，运算放大器的输出器件将进入饱和状态。器件进入饱和状态后，输出器件中的载流子需要经过一段时间才能恢复正常状态。当载流子恢复至平衡状态后，器件以正常转换率进行转换。因此，过载时的传播延迟等于过载恢复时间与转换时间的总和。OPA168x 的过载恢复时间约为 200ns。

10 应用和实施

NOTE

以下应用部分的信息不属于 TI 组件规范，TI 不担保其准确性和完整性。客户应负责确定 TI 组件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

10.1 应用信息

OPA168x 系列放大器额定运行电压介于 4.5V 与 36V ($\pm 2.25V$ 至 $\pm 18V$) 之间。大多数技术规格在 -40°C 至 85°C 温度范围内适用。[典型特征](#)介绍了随工作电压或温度发生明显变化的参数。

10.2 典型应用

该应用示例仅重点介绍若干种可使用 OPA168x 的电路。




Figure 49. 适用于输出差分电压的音频 DAC 的耳机放大器电路配置 (图中采用单声道配置)

10.2.1 设计要求

设计要求包括：

- 电源电压：10V ($\pm 5V$)
- 耳机负载： 16Ω 至 600Ω
- THD+N：高于 100dB (基频为 1kHz、 1 V_{RMS} 作用于 32Ω 电阻、测量带宽为 22.4kHz)
- 输出功率 (削波前)： 32Ω 电阻的功耗为 50mW

典型应用 (continued)

10.2.2 详细设计流程

OPA168x 系列器件完美融合了耳机放大器电路的特性，例如低噪声、低失真、容性负载稳定性和相对较大的输出电流。此外，低功耗电源电流和小型封装选项也使得 OPA1688 器件成为便携设备耳机放大器的理想选择。Figure 49 所示为适用于输出差分电压的音频数模转换器 (DAC) 的常用耳机放大器电路。该电路将 DAC 的差分电压输出转化为单端接地基准信号，并提供低阻抗耳机所需的附加电流。对于 $R_2 = R_4$ 且 $R_1 = R_3$ 的情况，按 Equation 1 计算电路的输出电压：

$$V_{\text{OUT}} = 2 \times V_{\text{AC}} \frac{R_2}{R_1 + R_{\text{OUT}}}$$

其中

- R_{OUT} 代表 DAC 的输出阻抗，
 - $2 \times V_{\text{AC}}$ 代表空载差分输出电压
- (1)

耳机所需的输出电压取决于耳机阻抗以及耳机效率。以上两数值均由耳机制造商提供。耳机效率通常指输入功率为 1mW 时的声压等级 (SPL)，用绿色字母 η 表示。其他输入功率下的 SPL 可根据效率参数按照 Equation 2 计算：

$$\text{SPL (dB)} = \eta + 10 \log \left(\frac{P_{\text{IN}}}{1 \text{ mW}} \right) \quad (2)$$

请注意：如果功率水平极高，耳机驱动器的次级效应会干扰计算结果的准确性。Figure 50 允许在给定输入功率下估算一副灵敏度已知的耳机所产生的 SPL。




Figure 50. 在不同耳机效率和输入功率水平下产生的 SPL

典型应用 (continued)

例如，一副灵敏度为 95dB/mW 的耳机在 3mW 输入信号下产生 100dB 的 SPL。如果这些耳机的标称阻抗为 32Ω，则该耳机放大器的电压和电流应分别符合Equation 3 和Equation 4 的计算结果。

$$V = \sqrt{P_{IN} \times R_{HP}} = \sqrt{3 \text{ mW} \times 32 \Omega} = 310 \text{ mV}_{\text{RMS}} \quad (3)$$

$$I = \frac{P_{IN}}{R_{HP}} = \frac{\sqrt{3 \text{ mW}}}{32 \Omega} = 9.68 \text{ mA}_{\text{RMS}} \quad (4)$$

耳机在高频段会产生容性负载，可能对耳机放大器电路稳定性造成不良影响。许多耳机放大器在输出使用串联电阻来确保稳定性，但该解决方案会影响音质。OPA168x 系列器件同样能够在容性负载较大时保持稳定性，因此无需在耳机放大器电路中串联输出电阻。TINA-TI™ 仿真结果表明，Figure 49 中的电路在放大器输出直接连接 400pF 负载时具有约 50° 的相位裕度。

10.2.3 应用曲线

Figure 49 中的耳机放大器电路在三种常用耳机阻抗条件 (16Ω、32Ω 和 600Ω) 下进行了测试。Figure 51 给出了总谐波失真和噪声性能 (THD+N) 在输出电压升高时的变化情况。测定条件为 1kHz 输入信号及 22.4kHz 测量带宽。削波前的最大输出功率和 THD+N 请参见Table 4。低阻抗耳机的最大输出功率受限于放大器的输出电流。对于高阻抗耳机 (600Ω)，限制因素则为放大器的输出电压。Figure 49 中的电路使用许多便携式系统常用的 ±5V 电源进行测试。然而，高电源电压可提升 600Ω 耳机的输出功率。




Figure 51. 三种负载阻抗在输出电压增加时的 THD+N
(输入信号 = 1kHz , 测量带宽 = 22.4kHz)

典型应用 (continued)


Table 4. 不同负载阻抗在削波前的最大输出功率和 THD+N

负载阻抗 (Ω)	削波前的最大输出功率 (mW)	最大输出功率下的 THD+N (dB)
16	32	-104.1
32	50	-109.5
600	16	-117.8

Figure 52、Figure 53 和 Figure 54 进一步介绍了 OPA1688 用作耳机放大器时的优异性能。

Figure 52 所示为 500 mV_{RMS} 输出信号在不同频率下的 THD+N (三个被测负载阻抗与之前测试所使用的负载阻抗相同)。

Figure 53 和 Figure 54 所示为 OPA1688 针对 32Ω 负载在低输出功率 (1mW) 和高输出功率 (50mW) 下的输出频谱。两种情况下的谐波失真均与基频相差约 120dB。



11 电源相关建议

OPA168x 的额定工作电压范围为 4.5V 至 36V ($\pm 2.25V$ 至 $\pm 18V$)；许多技术规范的适用温度范围为 $-40^{\circ}C$ 至 $85^{\circ}C$ 。[典型特性](#)介绍了随工作电压或温度发生明显变化的参数。

CAUTION

电源电压超过 40V 就会对器件造成永久损坏，请参见[绝对最大额定值](#)。

将 $0.1\mu F$ 旁路电容放置于电源引脚附近可减少噪声电源或高阻抗电源中的错误耦合。有关旁路电容位置的详细信息，请参见[布局布线](#)部分。


12 布局布线

12.1 布局布线指南

为使器件表现出最佳工作性能，需采用效果较好的印刷电路板 (PCB) 布局规范，包括：

- 噪声可通过全部电路电源引脚及运算放大器本身传入模拟电路。旁路电容为局部模拟电路提供低阻抗电源，用于降低耦合噪声。
 - 在每个电源引脚和接地端之间接入低等效串联电阻 (ESR) $0.1\mu F$ 陶瓷旁路电容，放置位置尽量靠近器件。针对单电源应用， $V+$ 与接地端之间可以接入单个旁路电容。
- 将电路中的模拟部分和数字部分单独接地是最为简单有效的噪声抑制方法。多层 PCB 中通常将一层或多层专门作为接地层。接地层有助于散热和降低电磁干扰 (EMI) 噪声拾取。确保对数字接地和模拟接地进行物理隔离，同时应注意接地电流。欲了解更多详细信息，请参见 [SLOA089 《电路板布局布线技巧》](#)。
- 为降低寄生耦合，输入走线应尽量远离电源或输出走线。如果上述走线无法分离，感测走线与噪声走线可优先选择以交叉垂直的方式排布，而非平行布线。
- 外部组件的位置应尽量靠近器件。如[Figure 55](#) 所示，使 RF 和 RG 靠近反相输入可最大限度地减小寄生电容。
- 尽可能缩短输入走线。切记：输入走线是电路中最敏感的部分。
- 考虑在关键走线周围设定驱动型低阻抗保护环。这样可显著减少附近走线在不同电势下产生的泄漏电流。

12.2 布局示例



(Schematic Representation)




Figure 55. 同相配置运算放大器电路板布局

13 器件和文档支持

13.1 器件支持

13.1.1 开发支持

13.1.1.1 TINA-TI™ (免费软件下载)

TINA™是一款简单、功能强大且易于使用的电路仿真程序，此程序基于 SPICE 引擎。TINA-TI 是 TINA 软件的一款免费全功能版本，除了一系列无源和有源模型外，此版本软件还预先载入了一个宏模型库。TINA-TI 提供所有传统的 SPICE 直流、瞬态和频域分析，以及其他设计功能。

TINA-TI 可从 Analog eLab Design Center (模拟电子实验室设计中心) [免费下载](#)，它提供全面的后续处理能力，使得用户能够以多种方式形成结果。虚拟仪器提供选择输入波形和探测电路节点、电压和波形的功能，从而创建一个动态的快速入门工具。

注

这些文件需要安装 TINA 软件（由 DesignSoft™ 提供）或者 TINA-TI 软件。请从 [TINA-TI 文件夹](#) 中下载免费的 TINA-TI 软件。

13.2 文档支持

13.2.1 相关文档

[SBOA015 \(AB-028\)](#) — 《反馈曲线图定义运算放大器交流性能》

[SBOA128](#) — 《运算放大器的电磁干扰 (EMI) 抑制比》

[SLOA089](#) — 《电路板布局布线技巧》

[SLOD006](#) — 《适用于所有人的运算放大器》

[TIPD128](#) — 《使用隔离电阻实现的电容负载驱动解决方案》

13.3 相关链接

以下表格列出了快速访问链接。范围包括技术文档、支持与社区资源、工具和软件，并且可以快速访问样片或购买链接。

表 5. 相关链接

器件	产品文件夹	样片与购买	技术文章	工具与软件	支持与社区
OPA1688	请单击此处				
OPA1689	请单击此处				

13.4 社区资源

下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术规范和标准且不一定反映 TI 的观点；请见 TI 的 [使用条款](#)。

[TI E2E™ 在线社区](#) **TI 工程师对工程师 (E2E) 社区**。此社区的创建目的是为了促进工程师之间协作。在 [e2e.ti.com](#) 中，您可以咨询问题、共享知识、探索思路，在同领域工程师的帮助下解决问题。

设计支持 **TI 参考设计支持** 可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信息。

13.5 商标

E2E is a trademark of Texas Instruments.

SoundPlus is a trademark of Texas Instruments, Inc.

TINA-TI is a trademark of Texas Instruments, Inc and DesignSoft, Inc.

蓝光(Blu-Ray) is a trademark of Blu-ray Disc Association (BDA).

Bluetooth is a registered trademark of Bluetooth SIG, Inc.

TINA, DesignSoft are trademarks of DesignSoft, Inc.

All other trademarks are the property of their respective owners.

13.6 静电放电警告

 ESD 可能会损坏该集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理措施和安装程序，可能会损坏集成电路。

 ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

13.7 术语表

[SLYZ022 — TI 术语表](#)。

这份术语表列出并解释术语、缩写和定义。

14 机械、封装和可订购信息

以下页中包括机械、封装和可订购信息。这些信息是针对指定器件可提供的最新数据。这些数据会在无通知且不对本文档进行修订的情况下发生改变。欲获得该数据表的浏览器版本，请查阅左侧的导航栏

PACKAGE OPTION ADDENDUM

10-Dec-2020

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
OPA1688ID	ACTIVE	SOIC	D	8	75	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	O1688A	Samples
OPA1688IDR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	O1688A	Samples
OPA1688IDRGR	ACTIVE	SON	DRG	8	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	OP1688	Samples
OPA1688IDRGT	ACTIVE	SON	DRG	8	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	OP1688	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBsolete: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and


PACKAGE OPTION ADDENDUM

10-Dec-2020

continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


D0008A



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019


NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

MECHANICAL DATA

DRG (S-PWSON-N8)

PLASTIC SMALL OUTLINE NO-LEAD



NOTES: A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.

B. This drawing is subject to change without notice.

C. SON (Small Outline No-Lead) package configuration.

D. The package thermal pad must be soldered to the board for thermal and mechanical performance.
See the Product Data Sheet for details regarding the exposed thermal pad dimensions.

E. JEDEC MO-229 package registration pending.


DRG0008A



PACKAGE OUTLINE

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4218885/A 03/2020

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


DRG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:20X



SOLDER MASK DETAILS

4218885/A 03/2020

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DRG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
84% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X

4218885/A 03/2020

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.